新聞動(dòng)態(tài)
NEWS
高速連接器的具有快速傳輸數(shù)據(jù)信號(hào)的優(yōu)點(diǎn)，但在進(jìn)行數(shù)據(jù)信號(hào)傳輸時(shí)，高速連接器可能會(huì)受到阻抗及串?dāng)_因素的影響，那么應(yīng)該怎樣有效地減少高速連接器受阻抗及串?dāng)_因素的影響呢？下文由利路通連接器工程師來(lái)為大家解答下吧。
如果是針對(duì)減少高速連接器的阻抗問(wèn)題，可以選擇合適的連接器觸點(diǎn)形狀來(lái)確保阻抗性能達(dá)到標(biāo)準(zhǔn)。但因?yàn)楦咚龠B接器的多千兆位系統(tǒng)幾乎只使用LVDS（低壓差分信號(hào)），所以必須將觸點(diǎn)布置的差分阻抗為100ohms，通常高速連接器各個(gè)觸點(diǎn)的阻抗應(yīng)為50歐姆，來(lái)確保信號(hào)的可靠傳輸性能。
高速連接器的串?dāng)_因素可能是接觸間距不足引起的，這時(shí)則可以引入屏蔽性能。但在高接觸的密度下，產(chǎn)生串?dāng)_因素的原因是連接器連接到PCB的區(qū)域問(wèn)題，對(duì)此可以在PCB上的小通孔解決，通孔的電容應(yīng)保持最小，并為通孔之間的走線留出最大的空間，因?yàn)樾〉耐字睆揭矔?huì)增加孔之間的間距，從而減少串?dāng)_問(wèn)題。
關(guān)于高速連接器的阻抗及串?dāng)_因素怎樣減少知識(shí)就分享到這里了
